第3章TMS320C54X的硬件結(jié)構(gòu)原理4

3.5片內(nèi)外圍設(shè)備1．通用I/O引腳2．軟件可編程等待狀態(tài)發(fā)生器3．可編程分區(qū)轉(zhuǎn)換邏輯4．主機(jī)接口（HPI）5.定時(shí)器6．時(shí)鐘發(fā)生器7．串行通信接口TMS320C54x片內(nèi)外設(shè)有：11．通用I/O引腳每種C54x芯片都有BIO和XF2個(gè)通用I/O引腳。BIO是可用軟件控制的輸入引腳,通過(guò)該監(jiān)測(cè)外部器件.XF是一可用軟件控制的輸出引腳,可用于向外發(fā)出信號(hào)；2．軟件可編程等待狀態(tài)發(fā)生器可使外部總線(xiàn)周期延遲1～14個(gè)機(jī)器周期，以便C54X與片外的慢速存儲(chǔ)器或I/0設(shè)備匹配；3．可編程塊切換邏輯當(dāng)訪問(wèn)程序或數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)體邊界時(shí)，可編程塊切換邏輯會(huì)自動(dòng)插入一個(gè)等待周期，防止總線(xiàn)競(jìng)爭(zhēng)。當(dāng)存儲(chǔ)過(guò)程由程序存儲(chǔ)器轉(zhuǎn)向數(shù)據(jù)存儲(chǔ)器時(shí)，也會(huì)插入一個(gè)周期。存儲(chǔ)器塊切換的塊大小由塊切換控制器（BSCR）確定。

24．主機(jī)接口（HPI)主機(jī)接口為一個(gè)8位或16位并行接口，是DSP與主微處理器通信的接口。通過(guò)C54x和主微處理器都可訪到的C54x片內(nèi)存儲(chǔ)器，并且可在C54x和主微處理器之間進(jìn)行交換信息。

HPI接口通過(guò)HPI控制寄存器（HPIC),地址寄存器（HPIA）,數(shù)據(jù)鎖存器（HPID）和HPI內(nèi)存塊實(shí)現(xiàn)與主機(jī)通信。HPI與主機(jī)的連接35.定時(shí)器C54x有一個(gè)帶4位預(yù)定標(biāo)器的16位的定時(shí)器。每過(guò)—個(gè)CLKOUT周期，定時(shí)器減1每次減至0時(shí)產(chǎn)生時(shí)鐘中斷。通過(guò)設(shè)置專(zhuān)用的狀態(tài)位，可控定時(shí)器停止計(jì)數(shù)、重新計(jì)數(shù)、復(fù)位或停止工作。46.時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器由振蕩器和鎖相環(huán)(PLL)組成。時(shí)鐘發(fā)生器可由石英晶體與內(nèi)部振蕩器進(jìn)行內(nèi)部驅(qū)動(dòng)，或由外部時(shí)鐘信號(hào)驅(qū)動(dòng)。PLL通過(guò)專(zhuān)用器件使源時(shí)鐘信號(hào)與某一因子相乘產(chǎn)生內(nèi)部CPU時(shí)鐘，因而應(yīng)采用比CPU工作頻率低的源時(shí)鐘信號(hào)。57.串行通信接口串行通信接口的系統(tǒng)功能，就是向DSP器件提供在CPU控制下的串行通信功能串行通信功能是連接不同的數(shù)字化電子系統(tǒng)的基本功能電路DSP器件中串行通信接口必須具有如下特性：通信在CPU控制下完成；通信的協(xié)議可以靈活設(shè)置；通信過(guò)程能與CPU并行工作。6C54x系列有四種類(lèi)型的串行接口：標(biāo)準(zhǔn)同步串行接口（SP），緩沖串行接口（BSP），時(shí)分多路串行接口（TDM），多通道緩沖串口（McBSP)

’C54x串行口的配置串行口C541VC549VC5401VC5402VC5404VC5407VC5409VC5410VC5416VC5441同步串口SP2000000000緩沖串口BSP0200000000時(shí)分多路串口TDM0100000000多通道緩沖串口McBSP002233333127（1）標(biāo)準(zhǔn)同步串行口SP

SP是一個(gè)高速、全雙工、雙緩沖的串行口，提供了與編碼器、A/D轉(zhuǎn)換器等串行設(shè)備之間的通信，可實(shí)現(xiàn)數(shù)據(jù)的同步發(fā)送和接收，能完成8位字節(jié)或16位字的串行通信。

每個(gè)串行口都含有發(fā)送數(shù)據(jù)寄存器DXR、發(fā)送移位寄存器XSR、接收數(shù)據(jù)寄存器DRR和接收移位寄存器RSR，并能以1/4機(jī)器周期頻率工作。

在進(jìn)行數(shù)據(jù)的接收和發(fā)送時(shí)，串行口能產(chǎn)生可屏蔽的收、發(fā)中斷（RINT和XINT），通過(guò)軟件來(lái)管理數(shù)據(jù)的接收和發(fā)送。整個(gè)過(guò)程由串行口控制寄存器SPC控制。8（2）緩沖同步串行口BSP

BSP是一種增強(qiáng)型同步串行口，它是在同步串行口的基礎(chǔ)上增加了一個(gè)自動(dòng)緩沖單元ABU。

ABU的功能：利用專(zhuān)用總線(xiàn)，控制串行口直接與’C54x的內(nèi)部存儲(chǔ)器進(jìn)行數(shù)據(jù)交換。

工作方式：非緩沖模式和自動(dòng)緩沖模式。

非緩沖模式：即標(biāo)準(zhǔn)模式，與SP相同。自動(dòng)緩沖模式：在ABU的控制下，串行口直接與C54x的內(nèi)部存儲(chǔ)器進(jìn)行16位數(shù)據(jù)塊傳輸。當(dāng)傳輸?shù)臄?shù)據(jù)長(zhǎng)度是數(shù)據(jù)塊長(zhǎng)度的一半或整個(gè)長(zhǎng)度時(shí)，產(chǎn)生中斷。

這兩種工作模式都提供了包括可編程控制的串口時(shí)鐘、幀同步信號(hào)、可選擇時(shí)鐘和幀同步信號(hào)的正負(fù)極性等增強(qiáng)功能，能以每幀8位、10位、12位和16位傳輸數(shù)據(jù)，最大操作頻率為CLKOUT。9（3）時(shí)分多路串行口TDM

TDM是一個(gè)允許數(shù)據(jù)時(shí)分多路的同步串行接口。既能工作在同步方式，也能工作在TDM方式。

TDM可以與外部多個(gè)應(yīng)用接口實(shí)現(xiàn)方便靈活的數(shù)據(jù)交換，最多可與8個(gè)外部器件接口通信，這種接口在多處理器應(yīng)用中得到了廣泛的使用。

工作方式：非TDM模式和TDM模式。

非TDM模式：稱(chēng)為標(biāo)準(zhǔn)方式，與SP相同。

TDM模式：是將與多個(gè)不同器件的通訊按時(shí)間依次劃分成若干個(gè)時(shí)間段(信道)，TDM周期地按時(shí)間順序與不同的信道設(shè)備進(jìn)行串行通信。10（4）多路緩沖串行口McBSP

McBSP是一個(gè)高速、全雙工、多通道緩沖串行接口，可直接與其他’C54x、編碼器以及系統(tǒng)中的其他串口器件通信。

McBSP提供了全雙工通信、連續(xù)數(shù)據(jù)流的雙緩沖數(shù)據(jù)寄存器、接收和發(fā)送獨(dú)立的幀和時(shí)鐘信號(hào)，可以直接與T1/E1幀接口。

McBSP在外部通道選擇電路的控制下，采用分時(shí)的方式實(shí)現(xiàn)多通道串行通信，與以前的串行口相比，具有很大的靈活性。11多通道緩沖串口（McBSP）McBSP原理框圖C54x多通道緩沖串口（McBSP）由引腳、接收發(fā)送部分、時(shí)鐘及幀同步信號(hào)產(chǎn)生、多通道選擇以及CPU中斷信號(hào)和DMA同步信號(hào)組成，如圖所示。McBSP通過(guò)這7個(gè)引腳為外部設(shè)備提供了數(shù)據(jù)通道和控制通道。McBSP通過(guò)DX和DR實(shí)現(xiàn)DSP與外部設(shè)備的通信和數(shù)據(jù)交換。12McBSP引腳說(shuō)明引腳I/O/Z說(shuō)明DRI串行數(shù)據(jù)接收DXO/Z串行數(shù)據(jù)發(fā)送CLKRI/O/Z接收數(shù)據(jù)位時(shí)鐘CLKXI/O/Z發(fā)送數(shù)據(jù)位時(shí)鐘FSRI/O/Z接收幀同步FSXI/O/Z發(fā)送幀同步CLKSI外部時(shí)鐘輸入McBSP內(nèi)部信號(hào)說(shuō)明信號(hào)說(shuō)明RINT接收中斷，送往CPUXINT發(fā)送中斷，送往CPUREVTDMA接收到同步事件XEVT向DMA發(fā)出事件同步REVTADMA接收到同步事件AXEVTA向DMA發(fā)出事件同步A13McBSP的主要特點(diǎn)：

①

串行口的接收、發(fā)送時(shí)鐘既可由外部設(shè)備提供，又可由

內(nèi)部時(shí)鐘提供；

②幀同步信號(hào)和時(shí)鐘信號(hào)的極性可編程；③信號(hào)的發(fā)送和接收既可單獨(dú)運(yùn)行，也可結(jié)合在一起配合

工作；

④McBSP的串行口可由CPU控制運(yùn)行，也可以脫離CPU

通過(guò)直接內(nèi)存的讀取操作來(lái)單獨(dú)運(yùn)行；⑤具有多通道通信能力，可達(dá)128個(gè)通道；⑥數(shù)據(jù)的寬度可在8、12、16、20、24和32位中選擇，并

可對(duì)數(shù)據(jù)進(jìn)行A律和律壓縮和擴(kuò)展。

14存儲(chǔ)器直接訪問(wèn)控制器DMADMA控制器一般由控制邏輯、地址發(fā)生器、源地址、目的地址寄存器等組成。當(dāng)CPU進(jìn)行運(yùn)算處理不需要使用總線(xiàn)時(shí)，就可以由DMA接管總線(xiàn)控制權(quán)。DMA控制總線(xiàn)后，會(huì)通過(guò)總線(xiàn)直接訪問(wèn)存儲(chǔ)器，完成數(shù)據(jù)傳送任務(wù)。當(dāng)CPU需使用總線(xiàn)時(shí)，DMA再把總線(xiàn)控制權(quán)交還給CPU。由此可以看出，DMA控制技術(shù)體現(xiàn)了并行工作的思想。15DMA控制技術(shù)的基本特點(diǎn)是：是在CPU完全控制工作的存儲(chǔ)器直接訪問(wèn)；進(jìn)行數(shù)據(jù)傳輸前，CPU必須把源地址和目的地址等必需的參數(shù)寫(xiě)入DMA；在DMA工作過(guò)程中，一旦CPU需要使用DMA所占用的總線(xiàn)，DMA就必須立即把總控制權(quán)交還給CPU；DMA的所有功能都是通過(guò)寄存器在系統(tǒng)時(shí)鐘控制下完成的。163.6復(fù)位電路復(fù)位輸入引腳RS:低電平有效，處理器從FF80H開(kāi)始取址并執(zhí)行程序。1、復(fù)位狀態(tài)：ST0=1800HST1=2900HPMST=FF80H2、復(fù)位電路：上電復(fù)位、手動(dòng)復(fù)位、軟件復(fù)位172.復(fù)位電路18

’C5402共有144個(gè)引腳，引腳分布如圖。144143142141140139138137136135134133132131130129128127126125124123122121120119118117116115114113112111110109123456789101112131415161718192021222324252627282930313233343536108107106105104103102101100999897969594939291908988878685848382818079787776757473TMS320VC54023738394041424344454647484950515253545556575859606162636465666768697071723.7TMS320VC5402引腳及說(shuō)明193.7TMS320VC5402引腳及說(shuō)明20TMS320VC5402144引腳BGA封裝仰視圖：按照功能可將TMS320VC5402的引腳分為10部分，分別為數(shù)據(jù)信號(hào)、初始化、中斷和復(fù)位操作信號(hào)、多處理器信號(hào)、存儲(chǔ)器控制信號(hào)、振蕩器/定時(shí)器信號(hào)、多通道緩沖串行口信號(hào)、混雜信號(hào)、主機(jī)接口（HPI）信號(hào)、電源引腳和IEEE1149.1測(cè)試引腳。21下表介紹TMS320VC5402各引腳的功能，其中引腳類(lèi)型I表示輸入，O表示輸出，Z表示高組態(tài)，S表示電源。2223242526本章小結(jié)(1)TMS320C54x的內(nèi)部結(jié)構(gòu)基本上可以分為3大部分，分別為CPU、存儲(chǔ)器系統(tǒng)、片內(nèi)外設(shè)與專(zhuān)用硬件電路。(2)TMS320C54x采用了先進(jìn)的總線(xiàn)結(jié)構(gòu)，片內(nèi)有8條16位總線(xiàn)，分別是1條程序總線(xiàn)、3條數(shù)據(jù)總線(xiàn)和4條地址總線(xiàn)，同時(shí)，還有1組雙向總線(xiàn)用于尋址片內(nèi)外圍電路。(3)TMS320C54x的中央處理單元CPU由40位算術(shù)邏輯運(yùn)算單元（ALU）、2個(gè)40位累加器、1個(gè)40位桶形移位寄存器、乘法器/加法器單元（MAC）、比較、選擇和存儲(chǔ)單元（CSSU）、指數(shù)編碼器、3個(gè)CPU狀態(tài)和控制寄存器（ST0、ST1、PMST）和兩個(gè)地址發(fā)生器組成。對(duì)所有的TMS320C54x器件而言，