集成電路封測行業(yè)深度報告：先進封裝助力高速互連國產供應鏈冉冉升起

正文目錄先進封裝市場占比提升 5核心技術賦能先進封裝 9鍵合技術：Bumppitch不斷縮小，混合鍵合趨勢已來 9倒裝鍵合 9TCB 9混合鍵合 11RDL：晶圓級封裝關鍵技術，拓展I/O范圍 17TSV：在3D封裝中實現垂直互聯 19臨時鍵合/解鍵合 23國內供應商梳理 24封測廠：積極布局先進封裝，產品+客戶雙線推進 25長電科技：國產封測龍頭，先進封裝注入成長新動力 25通富微電：積極擁抱AMD，產品結構持續(xù)優(yōu)化 26甬矽電子：封測界后起之秀，聚焦中高端業(yè)務 27封裝設備：國產替代走向深水區(qū) 27拓荊科技：混合鍵合設備國產化中堅力量 27芯源微：涂膠顯影&濕法設備需求增加，產品矩陣全面推進 28華海清科：混合鍵合對CMP要求提高 29新益昌：固晶機老兵，MiniLED&半導體雙輪驅動 29盛美上海：清洗設備龍頭，平臺化布局打造六大業(yè)務版圖 30中微公司：刻蝕設備龍頭，產品推進先進制程 31封裝材料：國產化空間巨大，技術壁壘高企 33興森科技：國產IC封裝基板領軍者 33天承科技：PCB專用化學品龍頭 35華海誠科：環(huán)氧塑封料稀缺標的 36風險提示 37圖表目錄圖表1:封裝中影響帶寬的關鍵因素 5圖表2:全球先進封裝市場規(guī)模及增速（億美元） 5圖表3:2021-2027年全球和中國封測中先進封裝占比 5圖表4:2021/2027年不同先進封裝形式占比 6圖表5:2021-2027年不同先進封裝形式CAGR比較 6圖表6:2020&2026年先進封裝下游應用占比 6圖表7:2021年先進封裝市場市占率 7圖表8:2021年頭部廠商封裝類型一覽 7圖表9:中國封測公司先進封裝占比 8圖表10:頭部廠商封裝技術bumppitch對比（單位：um） 8圖表11:Bumping技術發(fā)展歷程 9圖表12:典型的Microbump制造流程 9圖表13:常見的倒裝芯片組裝方式 10圖表14:TCB工藝流程 11圖表15:不同凸點間距（BumpPitch）對應的技術（單位：um） 11圖表16:混合鍵合進展 12圖表17:D2W實拍及原理圖 12圖表18:D2W與W2W方法比較 12圖表19:幾種D2W鍵合方法對比 13圖表20:集體晶粒到晶圓鍵合（Co-D2W）鍵合工藝流程 13圖表21:直接貼裝晶粒到晶圓（DP-D2W）鍵合工藝流程 14圖表22:臺積電SoICW2W鍵合工藝流程 14圖表23:混合鍵合推動鍵合步驟和設備單價增加（單位：萬美元） 15圖表24:封裝形式進化對鍵合機要求提高 15圖表25:混合鍵合系統累計需求（2023年6月預測） 16圖表26:混合鍵合設備市場規(guī)模 16圖表27:RDL重布線層 17圖表28:電鍍法RDL工藝流程 18圖表29:電鍍法RDL工藝步驟 18圖表30:銅大馬士革工藝RDL工藝流程 19圖表31:銅大馬士革工藝RDL工藝步驟 19圖表32:芯片上TSV示意圖 20圖表33:硅轉接板3+2結構 20圖表34:TSV通孔的3種生成方式 21圖表35:TSV工藝流程 21圖表36:TSV主要工藝流程示意圖 21圖表37:TSV工藝步驟 22圖表38:SUSS標準臨時鍵合/解鍵合工藝流程示意圖 23圖表39:“MorethanMoore”相關的鍵合設備市場規(guī)模 24圖表40:TSV主要工藝流程示意圖 24圖表41:超薄晶圓支撐與保護技術 24圖表42:XDFOI系列技術發(fā)展前景 26圖表43:拓荊科技混合鍵合解決方案 28圖表44:在研項目 28圖表45:華海清科多款設備可用于先進封裝工藝 29圖表46:半導體電鍍設備UltraECPap 31圖表47:無應力拋光設備UltraSFP 31圖表48:中微20:1到60:1極高深寬比細孔的歷史 33圖表49:極高深寬刻蝕產品系列 33圖表50:興森CSP基板技術路線圖 34圖表51:興森科技CSP基板發(fā)展歷程 35圖表52:興森CSP基板關鍵工藝 35圖表53:PCB類型分類銷售收入 36圖表54:公司營收中替換外資產品的收入比例 36先進封裝市場占比提升海量數據催生高帶寬需求，先進封裝不斷迭代。AI大的處理能力，因此需要在芯片上高密度的集成晶體管。封裝也不例外，封裝形式的迭代均是通過以下兩個途徑以提高帶寬：1）I/ORDLI/ORDLL/SI/O2）圖表1:封裝中影響帶寬的關鍵因素資料來源：IDTechEx，先進封測市場占比迅速增加。20213212027572，CAGR10.11Yole，2022進封裝占全球封裝市場的份額約為47.20，202550中國市場中先進封裝占比低于全球水平，2022382014市場的差距正在逐步縮小。圖表2:全球先進封裝市場規(guī)模及增速（億美元） 圖表3:2021-2027年全球和中國封測中先進封裝占比60%50%40%30%20%10%

2014201520162017201820192020202120222023中國先進封裝占比 全球先進封裝占比資料來源：Yole, 資料來源：集微咨詢,倒裝為目前主流，2.5D/3D封裝高速增長。2021年FCBGA和FCCSP占比分別為33.69和19.76，合計占比超50。其次為2.5D/3D封裝，2021年占比為20.57，主要由臺積電供應。在各封裝形式中，2.5D/3D封裝的增速最快，2021-2027年CAGR達14.34，增量主要由AI、HPC、HBM等應用驅動圖表4:2021/2027年不同先進封裝形式占比 圖表5:2021-2027年不同先進封裝形式CAGR比較80%60%40%20%

2021SiP FCCSPD/3D WLCSP

2027FCBGAFO

SiPWLCSPFCBGAFCCSP2.5D/3D

0% 5% 10% 15% 20%資料來源：Yole, 資料來源：Yole,HPC、網絡和消費應用驅動。HPCAI約成本。2022202.5D202750。3DHBM、CPU、GPU用扇出封裝。圖表6:2020&2026年先進封裝下游應用占比100%80%60%40%20%0%2020 2026工業(yè) 汽車 手機 網絡 消費 HPC資料來源：Yole，McKinsey，先進封裝市場馬太效應明顯。2021ASE2610。2021CR576，而2016CR548，528，中。圖表7:2021年先進封裝市場市占率18%

26%6%8%10%

16%

16%ASE Amkor TSMC JCET Samsung Intel 其他資料來源：Yole，Fab/IDMOSATFab/IDM，OSAT和晶圓級封裝。Fab/IDMSi-interposer2.5D3D67，為臺積電，3D46；InFO33。OSAT中倒裝仍是主力，FCBGAFCCSPASE3829，33，2831。圖表8:2021年頭部廠商封裝類型一覽資料來源：各公司官網，內資封測企業(yè)中甬矽電子、通富微電先進封裝占比領先。甬矽電子目前封裝技SiP1002.5D/3D續(xù)提升。圖表9:中國封測公司先進封裝占比先進封裝占比 主要封裝技術甬矽電子 100 FCCSP,FCBGA,FC,SIP,BGA,QFN,MEMS通富微電 75 Bumping,WLCSP,FC,BGA,SiP,QFN,QFP,SO,MEMS，2.5D/3D華天科技 70 DIP,SOP,SIP,CSP,WLP/WLCSP,2.5D/3D(TSV)長電科技 65 Wirebonding,QFN到WLP,FCBGA,2.5D/3D智路聯合體 >50 Bumping,WLCSP,FC,BGA,SiP,QFN,QFP,SO,MEMS氣派科技 25 MEMS,FC,CPC,SOP,SOT,LQFP,QFN/DFN,CDFN/CQFN,DIP華宇電子 15 SOP,DFN/QFN,LQFP,SOT,TO,LGA華潤微 10 FC,PLP,IPM,MEMS利普芯 <5 DIP,SOP,SOT,TSSOP,QSOP,TSOT,TO,DFN,QFN,HSOL,LQFP藍箭電子 <5 SOT,TO,SOP資料來源：集微咨詢，公司公告，凸點間距（BumpPitch）越小，封裝集成度越高，難度越大。BumpPitch3DFabric3DSoIC、InFO、CoWoSbumpPitch6um，BumpPitch3DSoICFoverosDirectpitchInFO_LSI。圖表10:頭部廠商封裝技術bumppitch對比（單位：um）資料來源：IDTechEX，核心技術賦能先進封裝鍵合技術：Bumppitch倒裝鍵合倒裝芯片的組裝主要有兩種方式，間接鍵合和直接鍵合。TCB銅柱凸點是高密度、窄節(jié)距集成電路封裝市場主流方式。隨著先進封裝對凸點I/O，IBM21圖表11:Bumping技術發(fā)展歷程資料來源：陶氏化學，圖表12:典型的Microbump制造流程資料來源：semiconductorengineering，TCB回流焊仍為FC組裝主流方式，TCB潛力大。根據銅柱凸點的節(jié)距不同，銅柱凸點的鍵合方法可以分為回流焊和熱壓鍵合（TCB）兩種方式。對于節(jié)距較大的銅柱凸點，可采用回流焊方式完成凸點鍵合。回流焊的方式效率高，成本低，其缺點跟熱膨脹系數（CTE）有關，由于整個封裝由不同的材料組成，在回流爐中加熱會導致這些不同的材料以不同的速度膨脹。當芯片和基板膨脹和冷卻時，CTE的差異會導致翹曲。此外還會有芯片間隙變化等問題導致最終產品電氣性能差。圖表13:常見的倒裝芯片組裝方式資料來源：《StatusandOutlooksofFlipChipTechnology》，C4/C250（1）使用上視和下視相機識別芯片上的凸點位置以及基板上的焊（2）C4（3）C4凸點的芯片取出并放置在基板上，然后在一定溫度下進行回流焊。通常來說，C450C2（）C4C4，C225微米。C2TCB：C2C2TCB8C2TCBNCPNCPTCBTCBASMPacific、庫力索法（K&S）Besi圖表14:TCB工藝流程資料來源：艾邦半導體，混合鍵合10um小，封裝尺寸和凸點間距也需要相應縮小。目前主流的倒裝技術為回流焊，最40-50um10um，TCB10um）圖表15:不同凸點間距（BumpPitch）對應的技術（單位：um） 資料來源：Semiengineering，IDTechEx，混合鍵合是一種永久鍵合工藝，其將介電鍵合(SiOx)與嵌入式金屬(Cu)結合起來形成互連。它在業(yè)界被稱為直接鍵合互連(DBI)?；旌湘I合通過鍵合界面中的嵌入式金屬焊盤擴展了熔合鍵合，從而允許晶圓面對面連接?；旌湘I合可分為芯片到晶圓（DietoWafer，D2W）以及晶圓到晶圓（WafertoWafer，W2W）的鍵合，W2W量產進度更快，但D2W應用前景更大。圖表16:混合鍵合進展

Memory LogicNext

3D Flash

HBMStacks

DDR6+

Gen.Memory

SoCPartitioning Scaling堆疊芯片類型光電二極管+DRAM+邏輯芯片NAND+圍電路外12+層堆疊PeriunderDRAMPeriMRAMonSoICSRAM+Logic背面PDN（5nm）鍵合方式W2WW2WW2W 和/或D2WW2WW2WW2WD2W和/或W2WW2W間距2um1um2um1um5um3um2um1um2um1um9um2um2um1um技術進展量產量產研發(fā)研發(fā)研發(fā)量產爬坡量產爬坡量產爬坡相關公司SonyY公司XperiIMECIMEC臺積電IMECIMEC資料來源：EVG，芯片到晶圓的混合鍵合芯片到晶圓（DietoWafer，D2W）是指將單個芯片逐個鍵合到目標晶圓上的過程。D2WD2WW2WD2WCIS應用。圖表17:D2W實拍及原理圖 圖表18:D2W與W2W方法比較 資料來源：EVG， 資料來源：EVG，Co-D2W、DP-D2WSA-D2WCo-D2WDP-D2WSA-D2W圖表19:幾種D2W鍵合方法對比Co-D2W DP-D2W SA-D2W使用倒裝芯片鍵合機對活化的技術介紹 通過載體集體進行固晶

芯片直接進行鍵合

在親水墊上進行自組裝優(yōu)勢術與W2W技術相當；氧化可控D2W+W2W劣勢成本高；模具厚度有限制

技術通用性強晶粒的厚度不變 節(jié)約成本；模具厚度不變（片中量產進度 經過多年驗證的小批量生產 量產可行性驗證中資料來源：EVG，

試中集體晶粒到晶圓鍵合（Co-D2W：在Co-D2W轉移到最終晶片上。Co-D2W鍵合工藝的生產流程如下圖所示，包括四個主要部分：載體準備、載體群、晶片鍵合（臨時和永久）和載體分離。過去幾年中，Co-D2W圖表20:集體晶粒到晶圓鍵合（Co-D2W）鍵合工藝流程資料來源：EVG官網，直接貼裝晶粒到晶圓（DP-D2W）鍵合：是目前正在評估的另一種用于異質集成應用的混合晶粒到晶圓鍵合方法，使用拾取貼裝倒裝芯片鍵合機將晶粒單獨轉移到最終晶圓上。下圖顯示了DP-D2W粘合工藝的生產流程，其中包括三個主要部分：載體填充、芯片清潔和激活以及直接貼裝倒裝芯片。圖表21:直接貼裝晶粒到晶圓（DP-D2W）鍵合工藝流程資料來源：EVG官網，晶圓到晶圓的混合鍵合晶圓級鍵合是指將兩片晶圓高精度對準、接合，實現兩片晶圓之間功能模塊集成的工藝。晶圓級鍵合設備可用于存儲器堆疊、3D片上系統(SoC)、背照式CMOS圖像傳感器堆疊以及芯片分區(qū)等多個領域，是目前混合鍵合中能夠進行大量生產的技術。SoIC-WoW3D合間距和薄的TSV可實現更好的性能、更低的功耗和延遲以及更小的外形尺寸。WoWW2W試。圖表22:SoICW2W資料來源：臺積電官網，混合鍵合推動鍵合步驟和設備單價增加。AMDEPYC20172023450出了更高的要求，Besi8800Ultra3-5圖表23:混合鍵合推動鍵合步驟和設備單價增加（單位：萬美元）201720192023第一代GENEPYC第二代GENEPYC第四代GENEPYCAMD產品所需固晶步驟49>50固晶技術倒裝倒裝混合鍵合+倒裝Besi設備型號8800FCQuantum8800Ultra設備單價50150-250UPH～9000～1500-2000資料來源：Besi官網，封裝形式演變下，鍵合機需要更高的精度和更精細的能量控制。封裝技術經歷了從最初通過引線框架到倒裝（FC、熱壓粘合（TCP、扇出封裝（Fanout混合封裝（HybridBonding）I/O更多復雜的芯片功能和適應更輕薄的移動設備。在最新的混合鍵合技術下，鍵5-10/mm210k+/mm220-10um0.5-0.1um，與此同時，能量/Bit0.05pJ/Bit，圖表24:封裝形式進化對鍵合機要求提高引線鍵合（1975）

（1995）

（2012）

（2015）

混合鍵合（2018）封裝形式封裝形式連接類型 引線 錫球/銅柱 銅柱 RDL/銅柱 銅-銅連接密度 5-10/mm2 25-400/mm2 156-625/mm2 500+/mm2 10k+/mm2基板 有機物/引線 有機物/引線 有機物/硅 無 無精度（um） 20-10 10-5 5-1 5-1 0.5-0.1能量

10 0.5 0.1 0.5 <0.05資料來源：Besi，混合鍵合拉動鍵合設備需求，存儲應用爆發(fā)值得期待。根據華卓精科招股書，1萬片晶圓/月的產能需要配置4-5臺晶圓級鍵合設備。Besi預計2024年混合鍵合系統累計需求達100套，預計2025年后隨著混合鍵合技術在存儲中的應用，2026200（保守口徑圖表25:混合鍵合系統累計需求（20236）資料來源：Besi，D2WW2WYole，2020D2WW2W0.062.612020-2026D2WW2WCAGR6916。圖表26:混合鍵合設備市場規(guī)模資料來源：Yole，RDL：I/ORDL應的金屬布線圖形，將原來設計的芯片線路焊盤重新布線到新的、間距更寬的位置，使芯片能適用于更有效的封裝互連形式。RDLI/OI/ORDL圖表27:RDL重布線層資料來源：《集成電路系統級封裝》，2.5D/3DRDL2.5DICCoWoS-SRDLTIV（ThroughinterposerVia）進3DRDLIO進行對準，從而完成電氣互聯。隨著工藝技術的發(fā)展，RDLRDLL/SRDL括電鍍法、大馬士革、金屬蒸鍍+金屬剝除等，由于電鍍法成本低，被封測廠廣RDL/間距（Line/Space，L/S）的需求。圖表28:電鍍法RDL工藝流程資料來源：《RedistributionLayers(RDLs)for2.5D/3DICIntegration》，圖表29:電鍍法RDL工藝步驟資料來源：《RedistributionLayers(RDLs)for2.5D/3DICIntegration》，圖表30:銅大馬士革工藝RDL工藝流程RedistributionLayers(RDLs)for2.5D/3DICIntegration證券研究所圖表31:銅大馬士革工藝RDL工藝步驟資料來源：《RedistributionLayers(RDLs)for2.5D/3DICIntegration》，TSV：3DTSV2.5D/3D2.5DDRAM、CPU、SoC等芯片之間引入硅中介層，可以實現高速運算和數據交流，同時降低功耗，提2.5DTSV，芯片通常通過MicroBump（微凸塊）BumpTSV則是連接中介層上下表面電氣信號的通道。TSV3D圖表32:芯片上TSV示意圖 圖表33:硅轉接板3+2結構資料來源：電子元件交易網， 資料來源：電子元件交易網，依據TSV通孔生成的階段TSV工藝可以分為：1）Via-First；2）Via-Middle；3）Via-Last。Via-FirstTSVsFEOL（例如晶體管之前制造。Via-First其劣勢在于填充通孔的材料受限，由于后續(xù)晶體管制造過程中會有高溫的環(huán)節(jié)，此時如果填充材料為銅的時候，銅會很容易擴散到硅材料中。Via-MiddleTSVsFEOL，BEOL（）工藝由于晶圓廠在設備能力方面具備優(yōu)勢，晶圓廠通常也會制造，但也有部分OSATVia-MiddleTSVTSV層。Via-LastTSVsFEOL，MOLBEOLTSV，Via-Last（從晶圓正面）的方式由于在刻蝕的時候除了刻蝕硅之外，還需刻蝕整個電介質層，以及會阻塞布線通道，因此較少被使用。BacksideVia-Last從晶圓背面進行通孔，可以簡化工藝流程，背面后通孔工藝被廣泛用于圖像傳感器和MEMS器件。圖表34:TSV3資料來源：知乎，TSV深孔填充，退火，CMP，Pad圖表35:TSV工藝流程 圖表36:TSV主要工藝流程示意圖資料來源：《RedistributionLayers(RDLs)for2.5D/3DICIntegration》，

資料來源：《高密度2.5DTSV轉接板關鍵技術研究》，圖表37:TSV工藝步驟工藝設備&材料TSVReactiveIonEtching，DRIE）Bosch用最廣泛。反應離子刻蝕（ReactiveIonEtching，RIE）工藝采用物理轟擊和化學反應雙重作用刻蝕，BoschTSV各向異性，保證TSV通孔垂直度。深硅刻蝕需要的設備是感應耦合高密度等離子體干法刻（InductivelyCoupledPlasma硅刻蝕的發(fā)展方向是精細深槽、高深寬比微納通孔的高Bosch氟基氣體球供應商包括法液空、默克、林德等。TSVTSVTSVTSV2.5DTSVTSV孔壁沉積絕緣材料形成孔壁介質絕緣層，孔壁絕緣介TSVTSV面以達到良好的絕緣性能。TSVPECVD、SACVDALDKA2019年收購Orbotech，Orbotech2014SPTS，SPTS、CVD）應用材料等供應商技術領先，國內拓荊科技等公司在這一領域進展亮眼。沉積阻擋層/種子層：2.5DTSVTSVTSVTSV/Ti、Ta、TiN、TaNTSVTSVTSVTSVPVD北方華創(chuàng)憑借強勁實力，國內份額不斷提升。3D他電鍍方式所需的電鍍液材料體系都基本相同。主要的（或稱基礎鍍液鍍液的主要作用是為硅通孔的電鍍填充提供充足的銅離子和良好的電鍍環(huán)境，加入添加劑可以改善硅通孔的電鍍質量。目前海外主要硅通孔電鍍液材料供應商包括陶天承科技在電鍍液領域亦有突破。CMP（化學機械拋光工藝和背面露頭工藝：CMPTSV/TSV延遲和損耗減少。但晶圓厚度變薄時材料內部應力會隨減薄工序的進行而增大，導致硅片產生翹曲、粗糙和斷裂等。背面減薄后一般還需要通過干法或濕法刻TSV面的電信號連接。Ebara華海清科CMP2023512Versatile-GP300（CMP集成設備CMPFujiFilm鼎龍股份、安集科技CMP現國產化突破。TSV、FOWLPCMP加，進而提高CMP耗材需求。資料來源：《集成電路系統級封裝》，臨時鍵合/解鍵合晶圓減?。篢SVviafirstviamiddleTSV，vialastBoschTSV100μm。未來如果疊加層25μm主流的解決方案是采用一體機的思路，將晶圓的磨削、拋光、保護膜去除和劃片膜粘貼等工序集合在一臺設備內。晶圓從始至終都被吸在真空吸盤上，始終保持平整狀態(tài)，從而防止了晶圓在工序間搬運時產生變形或翹曲。臨時鍵合工藝：由于超薄晶圓柔性較差且易碎，易產生翹曲，需要一套支撐系統來防止這些損傷。通常在封裝前使用某種特定的中間層材料，將超薄晶圓臨時鍵合到一個晶圓載板上，這種工藝稱為臨時鍵合工藝（TemporaryBonding。鍵合工藝主要有熱/機械滑移式臨時鍵合與解鍵合、熱/機械滑移式臨時鍵合與解鍵合、激光式臨時鍵合與解鍵合三種工藝。激光臨時鍵合與解鍵合工藝最大工藝溫度高，抗化學性好，是最新一代臨時鍵合/臨時鍵合/解鍵合常見工藝流程：在臨時載板或功能晶圓上通過壓合、粘貼或旋涂等方法制造一層鍵合黏接劑，然后翻轉功能晶圓，使其正面與臨時載板對準，將二者轉移至鍵合腔進行鍵合，臨時鍵合完成后，對功能晶圓進行一系列RDLEVGroup、SUSSMicroTec現了多家下游客戶的導入。圖表38:SUSS標準臨時鍵合/解鍵合工藝流程示意圖資料來源：《集成電路先進封裝材料》，Yole，202017202720201.13億美金，預計2027年將增至1.76億美金，SUSS在全球占據主導地位圖表39:“MorethanMoore”相關的鍵合設備市場規(guī)模 圖表40:TSV主要工藝流程示意圖資料來源：Yole， 資料來源：SUSS，臨時鍵合膠：WaferBondZoneBond3MLTHCDuPontHD-3000ThinMaterialsT-MATDowCorningWL（TOK）ZeroNewtonDowChemicalCyclotene圖表41:超薄晶圓支撐與保護技術資料來源：《集成電路先進封裝材料》，國內供應商梳理封測廠：積極布局先進封裝，產品+客戶雙線推進長電科技：國產封測龍頭，先進封裝注入成長新動力國內封裝測試龍頭廠商。5G類、高性能計算、消費類、汽車和工業(yè)等重要領域擁有行業(yè)領先的半導體先進封裝技術（SiP、WL-CSP、FC、eWLB、PiP、PoPXDFOI?系列等）以及混合信號/射頻集成電路測試和資源優(yōu)勢，并實現規(guī)模量產。2023H12023Q22023121.74.96億元，yoy-67.89扣非歸母凈利3.79億元，yoy-73.11，全年綜合毛利率13.54，同比-4.98pcts，凈利率4.07，同比-5.83pcts2023仍處于行業(yè)下行周期。分下游應用領域：2023H1營收中通訊電子比35.4消費電子占比26.1、運算電子占比16.4、工業(yè)及醫(yī)療電子占比11.5、汽電子占比10.5。消費電yoy-5.2pcts，yoy-2pcts，yoy-1.3pcts，yoy+1.4pcts，yoy+6.9pcts。汽車電子業(yè)務高速增長。公司子公司星科金朋韓國廠長電韓國）2021ADAS2022IGBT時具備碳化硅（SiC）和氮化鎵（GaN）芯片封裝和測試能力，已在車用充電樁202312.78億元，2022年同期為5.61億元，同比增長127.7，是公司業(yè)績增長中重要的增長點之一。XDFOITSVXDFOIUHDFO1月，XDFOI4nm1500mm250μm40μm，70*70mmRDL50um圖表42:XDFOI系列技術發(fā)展前景資料來源：elexcon，AMD，產品結構持續(xù)優(yōu)化國內集成電路封測領軍企業(yè)之一，涵蓋先進封測技術。1997Bumping、WLCSP、FC、BGA、SiPQFN、QFP、SOFC、BumpingAMD2023H1業(yè)績短期承壓，主要系匯率損失導致。公司2023年上半年實現營收99.08億元，yoy+3.56，公司2023年上半年歸母凈潤-1.88億元，扣非歸凈利潤-2.61億元，綜合毛利率10.42凈利率-2.06，同比-5.91pcts。公司因匯兌損失減少歸屬于母公司股東的凈利潤2.03如剔除上述匯率波動影響，2023年上半年公司歸屬于母公司股東的凈利潤為正。先進封裝技術領先，多樣化布局。2023630西歐、AMD加值產品以及市場熱點方向，積極調整產品布局，在高性能計算、新能源、汽車電子、存儲、顯示驅動等領域，大力開發(fā)扇出型、圓片級、倒裝焊等封裝技術并擴充其產能，布局Chiplet、2.5D/3D等頂尖封裝技術。AMD，深度受益高性能計算。AMD80，AMDAI2022143.85，yoy+74，6.676甬矽電子：封測界后起之秀，聚焦中高端業(yè)務聚焦先進封裝，產品結構完善優(yōu)質。201711SoCICWiFiMCU物聯網（IoT）芯片封測等新興應用領域具有良好的市場口碑和品牌知名度。堅持研發(fā)，技術獨立自主。2023630281111162262019-202390.280.490.97億元、1.221.02和市場需求情況，繼續(xù)加大研發(fā)投入力度，持續(xù)完善研發(fā)人員儲備戰(zhàn)略，提高研發(fā)人員的專業(yè)能力。公司在高密度細間距凸點倒裝產品（FC封裝產品、4G/5GMEMS客戶資源優(yōu)秀。憑借穩(wěn)定的封測良率、靈活的封裝設計實現性、不斷提升的量產能力和交付及時性，恒玄科技、晶晨股份、富瀚微、聯發(fā)科、北京君正、鑫創(chuàng)科技、全志科技、匯頂科技、韋爾股份、唯捷創(chuàng)芯、深圳飛驤、翱捷科技、銳石創(chuàng)芯、昂瑞微與星宸科技等行業(yè)內知名芯片企業(yè)建立了合作關系，并多次獲得客戶授予的最佳供應商等榮譽。行業(yè)復蘇不及預期，靜待下游需求回暖。202316.31億元，同比降低4.86。實現歸母凈虧損1.20億元。計實現扣非歸母凈虧損1.6310.3％，降至5150億美元；預計2024規(guī)模將比2023年增加11.8％。Bump+RDL2018尖端產品和技術的量產，包括倒裝芯片、QFN/DFN、焊線類BGA、系統級封裝（SiP）以及混合封裝BGA（Hybrid-BGA，先進封裝產品占比領先?；谙冗MBumpingRDLFan-in/Fan-out、2.5D/3DBumping封裝設備：自主研發(fā)走向深水區(qū)拓荊科技：混合鍵合設備國產化中堅力量大力投入混合鍵合設備開發(fā)，新品取得突破性進展。20236.679.71571.6Dione300開展芯片對晶圓鍵合設備的研發(fā)；公司芯片對晶圓鍵合表面預處理產品Pollux已出貨至客戶端進行產業(yè)化驗證，驗證進展順利。圖表43:拓荊科技混合鍵合解決方案產品產品系列 主要產品型號 主要應用晶圓對晶圓鍵合產品 Dione300

晶圓對晶圓常溫混合鍵合和熔融鍵合芯片對晶圓鍵合表面預處理產品 Pollux 晶圓及切割后芯片的表面活化及清洗資料來源：公司公告，芯源微：涂膠顯影&濕法設備需求增加，產品矩陣全面推進受益先進封裝&ChipletChipletChiplet，Fan-out、CoWoS互聯。針對以上半導體工藝應用場景，公司已成功研發(fā)臨時鍵合機、解鍵合機產品，突破國外企業(yè)壟斷，目前臨時鍵合機正在進行客戶端驗證。后道涂膠顯影、濕法類工藝需求顯著增加。公司后道先進封裝領域用涂膠顯影設備、單片式濕法設備實現批量銷售超百臺套，近年來已作為主流機型批量應用于臺積電、長電科技、華天科技、通富微電、晶方科技、中芯紹興、中芯寧波等國內一線大廠，已經成為客戶端的主力量產設備。報告期內，公司加深與盛合晶微、長電紹興、上海易卜等國內新興封裝勢力的合作關系，成功批量導入各類設備。后道先進封裝領域中多項技術全面推進。BHPchiplet等新興先進封裝領域，在更高工藝等級下實現了產品良率的提升；化學藥液管控技術實現了對強揮發(fā)性、強腐蝕性化學藥液揮發(fā)物的精準管控，達到了更高標準的機臺耐腐蝕等級和產品工藝效果；新開發(fā)的激光解鍵合去膠清洗技術，實現了在同一機臺內完成激光解鍵合-RLTB圖表44:在研項目序號 項目名稱 擬達到目標 技術水平 具體應用前景序號 項目名稱 擬達到目標 技術水平 具體應用前景高端封裝涂膠顯1影設備研制單片式濕法設備2研制

研究解決多腔高端封裝涂膠顯影設備及多腔化合物芯片疊層設備關鍵技術 部分等同國知名企業(yè)研究解決濕法設備關鍵技術;研究解決提高清洗設備產能,研究開發(fā)化學清洗關鍵技術。

后道先進封裝領域前道晶圓加工及后道先進封核心零部件技術3研發(fā)

研究解決晶圓溫度控制、運動控制、自動控制、視覺檢測、平臺優(yōu)化等關鍵技術,制作單元樣機進行工藝驗證,進一步優(yōu)化單元設計。

裝領域資料來源：芯源微公司公告，CMPCMPEVG0.5nmCMP積極開拓先進封裝市場。CMPVersatile-GP300，集成超精密磨削、拋光及清洗單元，配置先進的厚度偏差與表面缺陷控制技術，提供多種系統功能擴展選項，具有高精度、高剛性、工藝開發(fā)靈活等優(yōu)點。圖表45:華海清科多款設備可用于先進封裝工藝資料來源：華海清科公司公告，新益昌：固晶機老兵，MiniLED&半導體雙輪驅動深耕十七年，LED2006LED、電容器、鋰電池等行業(yè)智能制造裝備的研發(fā)、生產和銷售，為客戶實現智能制造提17LEDMini-LED和半導體封裝領域。營收短期承壓，盈利能力保持增長趨勢，固晶機為主要營收貢獻。2019年至2022年，公司營收復合增速為15.95，歸母凈利潤增速為23.54。公司202211.8，yoy-1.1，2.0，yoy-11.8，行業(yè)周期下行，需求不振。2023H15.393.7769.941.2322.82。營收增速方面，2023H1346.8 20.59，而固晶機有所下滑，同比-27.64202245.05，36.202023H2固晶機和焊線機是封裝中占比較高的設備，公司產品成功切入。固晶機、焊線機、電鍍設備、減薄機、劃片機等，其中設備價值量占比最高的為固晶機和焊線機。封裝技術經歷了從最初通過引線框架到倒裝、熱壓粘合、扇出封裝、混合封裝的演變，提出對固晶機控制精度和工作效率新要求，公司掌握高速精準運動控制技術、單邦雙臂同步運行技術、MiniLED2017焊線機方面，收購開玖成功進軍。32，公司202175TO56（）TO5680％體焊線設備，實現固晶與焊線設備的協同銷售，有效擴展公司在封測流程中的產品應用和市場空間，助力公司未來多元化成長。盛美上海：清洗設備龍頭，平臺化布局打造六大業(yè)務版圖實行差異化國際競爭，業(yè)務不斷拓展延伸。2005CO2界清洗、邊緣和背面刷洗、電鍍設備、立式爐管系列設備（包括氧化、擴散、真空回火、LPCVD、ALD、前道涂膠顯影Track設備、等離子體增強化學氣相沉積PECVD設備、無應力拋光設備；后道先進封裝工藝設備以及硅材料襯底制造工藝設備等，打造“清洗+電鍍+先進封裝濕法+立式爐管+涂膠顯影+PECVD”六大類業(yè)務版圖。業(yè)績高速增長，盈利能力持續(xù)加強。公司自2018年以來，營收與歸母凈利潤同比持續(xù)上漲，2022年營收28.73億元，同比漲77.25，2023H1營收16.1億46.94，2018-2022CARG51.186.68151.08，2023H14.3985.74，2018-2022CARG63.71。新品、新技術頻出，先進封裝領域覆蓋率持續(xù)上升。UltraCpr新添金屬剝離工藝，以支持功率半導體制造和晶圓級封裝（WLP）晶圓表面圖案化的方法，省去了蝕刻工藝步驟，可降低成本，縮短工藝流程，并減少高溫化學品用量。全自動槽式清洗設備5040nm三維電鍍設備UltraECP3d，可為高深寬比（10:1）鍍銅功能。為提高產能而做的堆疊式腔體設計，還能減少消耗品的使用，降低成本，節(jié)省設備使用面積。無應力拋光先進封裝平坦化設備，3D2.5DCMP前道銅互連電鍍銅設備，公司開發(fā)了擁有自主知識產權的前道銅互連電鍍設備UltraECPmap及電鍍工藝，針對28-14nm及以下技術節(jié)點，可在超薄籽晶層（5nm）實現更好的沉積銅膜厚的均勻性，可滿足先進工藝的鍍銅需求。目前整機設備已進入量產驗證，并已部分實現產線量產，202212地位。該技術進一步延伸到先進封裝濕法設備領域，成功開發(fā)了先進封裝電鍍TSV更大電鍍液流量下實現平穩(wěn)電鍍技術方面，2μmRDL銅、鎳、錫、銀和金在內的各種金屬層電鍍。自主開發(fā)的橡膠環(huán)密封專利技術可以實現更好的密封效果。2022圖表46:半導體電鍍設備UltraECPap 圖表47:無應力拋光設備UltraSFP資料來源：盛美上海官網， 資料來源：盛美上海官網，中微公司：刻蝕設備龍頭，產品推進先進制程MOCVDLPCVD、ALD公司成立于2004封裝、LEDMEMSMOCVD，VOC，LPCVD，ALD延伸局面，自成立以來，公司致力于開發(fā)和提供微觀加工所需的高端關鍵設備，緊跟先進制程工藝最前沿的發(fā)展，和國際最強的半導體設備公司同步前行。營收與歸母凈利潤高速增長，實現五年同比上升。202247.452.51，主要系等離子體刻蝕設備在國內外持續(xù)獲得更多客戶的認可，市場占有率不斷提高，MOCVD202211.715.73202325.2728.13，10.03114.4，2018-2022CARG30.41、89.36，20185.66202231.4753.56，202266.39，貢獻多數營收?？涛g產品不斷推進，先進封裝覆蓋率上升。CCPPrimoHD-RIE極高深寬比結構刻蝕方面（40:1）和超高深寬比介質刻蝕（60：1）的全套解決方案，相應的開發(fā)了配備超低頻偏壓射頻的ICP刻蝕機用于超高深寬比掩膜的刻蝕，配備超低頻高功率偏壓射頻的CCP刻蝕機用于超高深寬比介質刻蝕，這兩種設備都已經開展現場驗證，目前進展順利，其中自主開發(fā)的超高深比刻蝕機采用大功率400KHz2MHz頻源，通過低頻射頻有效提升離子入射能量和準直性，極大的提高深寬比刻蝕的能力。深硅刻蝕設備不斷取得新成績。ICP8PrimoTSV200E、PrimoTSV300E2.5D1212PrimoTSV300E圖表48:中微20:1到60:1極高深寬比細孔的歷史 圖表49:極高深寬刻蝕產品系列資料來源：中微公告， 資料來源：中微公告，封裝材料：國產化空間巨大，技術壁壘高企ICPCBPCB、半導體兩大業(yè)務并舉。1993PCBPCBPCB營收穩(wěn)步向上，IC201732.8億增長至2022的53.5億年復合增長率10.3，穩(wěn)步向上，其中IC封裝基板占比不斷上升，202275.3，20172022PCBException滑。公司2023年上半年實現營收25.66億元，yoy-4.8，歸母凈利潤0.18億元，yoy-95.0。2022ICFCBGA投入、試生產損耗等對公司利潤形成較大拖累，FCBGA20221.02，20231.461.09FCBGA收逐步放量，公司利潤水平有望修復。封裝基板作為集成電路封裝關鍵載體，興森持續(xù)加碼擴產。封裝核心材料，一方面保護、固定、支撐芯片，增強芯片導熱散熱性能，保證PCBCSPCSP速度快、精度高，避免了手動分離后的基板翹曲、折痕和破損問題。細線路方Tenting（50/50-2525m、SAP（30/30-15/2μmETS（13/13-10/10μm）的設備，LDILDI高。此外通過垂直非接觸式顯影線，提升細線路良率。多層板制作方面，公司有成熟的層間對位系統，采用高集成一體化全自動疊合。同時工廠通過高度自動化，提高效率保證一致性。CSP2/IC（）4.5/（1.5/