常用邏輯電路.ppt

1、第2章 計算機中常用邏輯電路,2.1布爾代數(shù)基礎 2.2常用組合邏輯電路 2.3常用時序邏輯電路,2.1布爾代數(shù)基礎,2.1.1邏輯代數(shù)的基本運算及電路實現(xiàn) 2.1.2邏輯代數(shù)的基本公式 2.1.3邏輯表達式的代數(shù)法化簡 2.1.4邏輯表達式的卡諾圖化簡,2.1.1邏輯代數(shù)的基本運算及電路實現(xiàn),1.邏輯函數(shù)的表示方法： 邏輯表達式 真值表 邏輯電路,2.邏輯代數(shù)的基本運算 (1) “與”運算，邏輯乘 當決定一事件的所有條件都具備之后，這事件才會而且一定會發(fā)生，稱這種關系為與邏輯關系。 邏輯表達式： 以兩變量為例 F=AB 此式說明：當邏輯變量A、B同時為1時，邏輯函數(shù)輸出F才為1。其他情況下，

2、F均為0。 實現(xiàn)電路：實現(xiàn)與運算的邏輯電路叫與門。 真值表：反映邏輯變量與邏輯函數(shù)關系的表格。 如下所示：,與邏輯的表示,(2)“或”運算，邏輯加 當決定一事件的所有條中，只要具備一個條件，這事件就會發(fā)生，稱這種關系為或邏輯關系。 邏輯表達式： 以兩變量為例 F=A+B 此式說明：當邏輯變量A、B只要有一個為1 時，邏輯函數(shù)輸出F為1。,或邏輯的表示,(3) “非”運算 求反,非邏輯的表示,真值表,與非門 （A、B是輸入，F(xiàn)是輸出）,3.其他邏輯運算及其表示 (1)與非邏輯 與非運算是與運算和非運算的組合，先進行與運算，再進行非運算。,真值表,（2）或非邏輯(NORNOT-OR),邏輯表達式：

3、,（3）與或非 與或非運算是與運算、或運算和非運算的組合，先進行與運算，再進行或運算，最后進行非運算。,（4）異或邏輯 當A、B不相同時，輸出P為1；當A、B相同時，輸出P為0。,（5）同或邏輯： 當A、B相同時，輸出P為1；當A、B不相同時，輸出P為0。,4.門電路的實現(xiàn) （1）用開關電路實現(xiàn)邏輯函數(shù) 邏輯代數(shù)的基本邏輯關系可以用開關電路來實現(xiàn)，這是信息論的創(chuàng)始人香儂(Shannon)在1940年首先提出的。用開、關狀態(tài)或高、低電平分別代表0，1；命題為真，線路建立連結；命題為假，線路斷開連結。如圖所示：,（2）計算機中的開關元件： 半導體二極管 半導體三極管 MOS管 他們是構成電子開關的

4、基本開關元件。數(shù)字電路中的晶體二極管、三極管和MOS管工作在開關狀態(tài)。導通狀態(tài)：相當于開關閉合。截止狀態(tài)：相當于開關斷開。,(a)二極管的開關特性 正向?qū)〞rUD(ON)0.7V（硅） RD幾 幾十 相當于開關閉合 反向截止時 反向飽和電流極小 反向電阻很大（約幾百k） 相當于開關斷開,( b) 三極管的開關特性 在數(shù)字電路中，三極管作為開關元件，主要工作在飽和和截止兩種開關狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。,開關等效電路,(1) 截止狀態(tài) 條件：發(fā)射結反偏 特點：電流約為0,(2)飽和狀態(tài) 條件：發(fā)射結正偏，集電結正偏 特點：UBES=0.7V，UCES=0.3V/硅,典型的五管TTL“與非

5、門”,GND,2.1.2邏輯代數(shù)的基本公式,1.互補律,BACK,2.1律,3.0律,4.交換律,5.結合律,6.分配律,7.對合律,8.重疊律,9.吸收律,10.反演律 (德摩根定律),11.包含律,用真值表驗證公式的正確性 例：真值表驗證摩根定律,2.1.3邏輯表達式的代數(shù)法化簡,代數(shù)法化簡就是利用邏輯代數(shù)的公式、定理、規(guī)則，對邏輯表達式進行化簡。主要有以下方法：,BACK,1.并項法：利用并項公式并兩項為一項，并消去一個互補因子。 【例題1】,【例題2】,2.吸收法 利用公式AABA，吸收多余與項。,【例題1】,【例題2】,3.消去法 利用吸收律:,【例題1】,4.配項法 函數(shù)式增加適當

6、的項，進而可消去原來函數(shù)中的某些項。,【例題1】,2.1.4邏輯表達式的卡諾圖化簡,BACK,1.最小項(MinTerm) 邏輯函數(shù)有n個變量，由它們組成的具有n個變量的乘積項中，每個變量以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，這個乘積項為最小項。N個變量有2n個最小項。 例如：n=3，對A、B、C，有8個最小項: 為方便起見，將最小項表示為mi,任何邏輯函數(shù)均可表示為唯一的一組最小項之和的形式，稱為邏輯函數(shù)的標準與或表達式。 例：,BACK,2.卡諾圖(Karnaugh Map): 卡諾圖是邏輯函數(shù)的圖示表示，對于n變量卡諾圖而言，將矩形分成2n 個小方塊，將 n 變量邏輯函數(shù)的 2n 個最

7、小項分別用這 2n 個小方格表示，每個小方塊對應一個最小項。邏輯函數(shù)表達式中含有的最小項的小方格中填入1。最小項與小方格的位置對應關系如下：,BACK,2變量卡諾圖,m3代表最小項AB,非變量用0表示，原變量用1表示,3變量卡諾圖由8個最小項組成，對應圖中8個小方格 注意：表中最小項編碼按循環(huán)碼順序排列，即相鄰兩個編碼之 間只有一位數(shù)不同，而且首尾兩個編碼之間也只有一位數(shù)不同。,3變量卡諾圖,2位循環(huán)碼： 00011110 3位循環(huán)碼： 000001011010 110111101100,4變量卡諾圖,3.卡諾圖化簡的步驟 (1) 畫出卡諾圖； (2) 在函數(shù)最小項對應的小方塊填“1”，其他方

8、塊填“0”； (3) 合并相鄰填“1”的小方塊，兩個方塊合并消去一個取值互補的變量（一維塊）；4個方塊合并消去兩個取值互補的變量（二維塊）； (4) 將合并化簡后的各與項進行邏輯加，即為所求邏輯函數(shù)的最簡與或式。,4.畫包圍圈的規(guī)則是： （1）圈要盡量大，這樣消去的變量就多，但每個圈中所包含的的方格數(shù)只能是2n，且只有相鄰的1才能被圈在一起； （2）圈要盡量少，這樣邏輯函數(shù)的與項就少，但所有填1的方格必須被圈，不能遺漏； （3）每個為1的方格可被圈多次，但每個圈中至少有一個1只被圈過一次；。,5.幾何相鄰的情況： 相接緊挨著，如m5和m7、m8和m12等； 相對任意一行或一列的兩頭（即循環(huán)相鄰

9、）如m4和m6、m8和m10 、m3和m11等；,6.合并消去變量的規(guī)則 如果相鄰的兩個小方格同時為“1”，可以合并一個兩格組（用圈圈起來），合并后可以消去一個取值互補的變量，留下的是取值不變的變量。, 如果相鄰的四個小方格同時為“1”，可以合并一個四格組，合并后可以消去二個取值互補的變量，留下的是取值不變的變量。邏輯相鄰的情況舉例如圖, 如果相鄰的八個小方格同時為“1”，可以合并一個八格組，合并后可以消去三個取值互補的變量，留下的是取值不變的變量。相鄰的情況舉例如圖,2.2 常用組合邏輯電路Combinational Logic Circuit,2.2.1 三態(tài)門 2.2.2 譯碼器 2.2

10、.3 數(shù)據(jù)選擇器 2.2.4 數(shù)據(jù)分配器 2.2.5 編碼器 2.2.6 數(shù)據(jù)比較器 2.2.7 加法器,2.2.1 三態(tài)門,門電路式組合邏輯電路的基本單元。所謂組合邏輯電路是指 電路某一時刻的輸出只取決于此時刻的輸入。是輸入狀態(tài)的 “邏輯組合”。如與非、與或邏輯門等。 組合邏輯電路的特點是電路的輸出只是和輸入的當前狀態(tài)有 關，和電路過去的狀態(tài)無關。,1.三態(tài)電路 Tri-State Circuit 除了正常的0態(tài)和1態(tài)，還有一種高阻態(tài)， 此時相當于電路與其他部分斷開。,2.在計算機中的應用如下圖：兩個信號D1和D2通過三態(tài)門和總線相連。系統(tǒng)要求電路1、2只能有一個處于正常態(tài) ，若要求D1向B

11、US傳送，則應有：若要求D2向BUS傳送，則應有：,2.2.2 譯碼器（Decoders）,1. 3-8譯碼器 38譯碼器是一種3輸入8輸出的變量譯碼器。一組輸入代碼的組合將在某一輸出端上產(chǎn)生特定的電位。如圖：,C為輸入信號的最高位，A為最低位； Y為輸出信號,2.有使能端的2-4譯碼器,3.用38譯碼器分配地址區(qū),地址空間的對應關系如圖：,2.2.3 數(shù)據(jù)選擇器,1.數(shù)據(jù)選擇器的功能 在控制信號作用下，從多個輸入中每次選中一個輸出。因此又稱多路開關(MultiplexerMUX)。是計算機系統(tǒng)中使用最多的一類中規(guī)模器件。下圖是一個帶控制端的4選1數(shù)據(jù)選器邏輯框圖：,4選1數(shù)據(jù)選器真值表,使能

12、（Enable）控制端 1，選擇器被禁止 0，選擇器輸出Y Di,2.數(shù)據(jù)選擇器用于總線發(fā)送控制,數(shù)據(jù)選擇器控制總線發(fā)送將8位數(shù)據(jù)依次送到總線上,2.2.4 數(shù)據(jù)分配器能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。,2.2.5 編碼器,1.編碼器(Encoder) ： 功能：對應輸入的每一個狀態(tài)，輸出一個編碼。 局限：只有互斥輸入時，才能用這種編碼器。即在任一時刻所有輸入線中只允許有一個為“0”，否則編碼器會發(fā)生混亂。必須用優(yōu)先編碼器。 例：4-2編碼器功能表如下：,2.優(yōu)先編碼器 當兩條或兩條以上線輸入同

13、時為“0”時，優(yōu)先按輸入編號大的編碼， 稱優(yōu)先編碼器(Priority Encoder) 。例如8-3優(yōu)先編碼器如下：,A2,A1,A0用反碼編碼,2.2.6 數(shù)據(jù)比較器,功能：比較A、B兩數(shù)大小，判斷AB、AB、A=B并輸出判斷結果。,數(shù)據(jù)比較器功能表,2.2.7加法器,1.半加器 半加器不考慮低位向本位的進位，因此它有兩個輸入端和兩個輸出端。設加數(shù)（輸入端）為A、B ；和為S ；向高位的進位為Ci+1。半加器的真值表如圖：,半加器的函數(shù)的邏輯表達式為： 邏輯電路圖（用異或門和與門構成）如下：,2.全加器全加考慮低位向高位的進位，如圖所示：,全加器（FA）是最基本的加法單元，它完成一位二進制

14、數(shù) 的相加。它有三個輸入量：操作數(shù)Xi和Yi、低位傳來的進 位Ci-1，兩個輸出量：本位和Si、向高位的進位Ci。,全加器的邏輯框圖,3.串行進位加法器 實現(xiàn)兩個多位數(shù)相加時，必須使用多個全加器。串行進位加法器每一位的相加結果都必須等到低一位的進位產(chǎn)生以后才能建立起來，進位延時較長。,串行進位全加器,4.超前進位加法器 基本思想是：利用超前進位邏輯電路，根據(jù)輸入信號同時形成各位向高位的進位，則各位的全加器就可以同時運算。帶有超前進位邏輯的加法器又稱為先行進位加法器。,并行進位鏈,先行進位電路CLA74182,并行進位的特點 同時產(chǎn)生進位 加法延時縮短 實現(xiàn)相對復雜,2.3常用時序邏輯電路,2.

15、3.1 觸發(fā)器 2.3.2 寄存器 2.3.3 移位寄存器 2.3.4 計數(shù)器,2.3.1觸發(fā)器,觸發(fā)器是能存儲1位二進制數(shù)的記憶元件。是時序邏輯電路的基本單元。所謂時序電路(sequential circuit)是指電路某一時刻的穩(wěn)定輸出不僅取決于當前輸入(present input )，還取決于過去輸入(past input)。 觸發(fā)器據(jù)有兩個穩(wěn)定的互補輸出，能保持穩(wěn)定的狀態(tài)（記憶功能），在時鐘信號的作用下，能夠接收外來數(shù)據(jù)而改變狀態(tài)。,RS=10;置”0”; 復位(Reset) RS=01;置”1”; 置位 (Set) RS=11;保持,1 基本R-S觸發(fā)器,由二個與非門交叉藕合構成。

16、基本RS觸發(fā)器具有置0、置1和保持三種功能。,2.邊沿觸發(fā)型D觸發(fā)器 觸發(fā)器由統(tǒng)一的時鐘脈沖CP（Clock Pulse）控制，觸發(fā)器只接收時鐘脈沖CP跳變到來時刻的輸入。 CP1及CP0期間，輸入數(shù)據(jù)變化不會影響觸發(fā)器狀態(tài)。,功 能 表,邏 輯 框 圖,波形圖,3.負邊沿觸發(fā)的J-K觸發(fā)器,J-K觸發(fā)器功能表,功能說明: 在CP端下降沿()到來之時， 若J=K=0，JK觸發(fā)器 處于保持狀態(tài)； J端與K端狀態(tài)相反時，Q端的狀態(tài)與J端相同； 若J=K=1，每當時鐘下降沿到來之時，觸發(fā)器都要翻轉(zhuǎn)一次。,2.3.2寄存器(Register),1.用途與特點 在計算機中用于存儲指令、數(shù)據(jù)、運算結果 寄

17、存器的重要邏輯元件是觸發(fā)器 寄存器速度最快，但容量最小,2.4D觸發(fā)器構成的寄存器 功能：時鐘的上升沿到來時數(shù)據(jù)進入寄存器。,3.具有Hold功能的4D寄存器,2.3.3 移位寄存器,1.功能和特點 具有移位功能的寄存器稱為移位寄存器。 功能：移位寄存 結構特點： 把若干個觸發(fā)器串接起來,就可以構成一個移位寄存器。寄存單元的個數(shù)就是移位寄存器的位數(shù)。 在公共時鐘的作用下，各個寄存單元的工作是同步的。每輸入一個時鐘脈沖，寄存器的數(shù)據(jù)就順序向左或向右移動一位。,2.移位寄存器的移位方向 右移是指數(shù)據(jù)由左邊最低位輸入，依次由右邊的最高位輸出； 左移時，右邊的第一位為最低位，最左邊的則為最高位，數(shù)據(jù)由

18、低位的右邊輸入，由高位的左邊輸出。,3.移位寄存器的分類： 單向移位寄存器：右移或者左移 雙向移位寄存器：同時具備左移和右移功能的寄存器叫雙向移位寄存器。 循環(huán)移位寄存器：將移位寄存器的最高位的輸出接至最低位的輸入端，或?qū)⒆畹臀坏妮敵鼋又磷罡呶坏妮斎攵?。這種移位寄存器稱為循環(huán)移位寄存器。循環(huán)移位寄存器在移位過程中數(shù)據(jù)不丟失，仍然保持在寄存器中。,4. 4位單向移位寄存器 由4個D觸發(fā)器組成，4個D觸發(fā)器共用一個時鐘脈沖信號。 對右移寄存器數(shù)碼由最左邊的FF0的DI端串行輸入。每一個觸發(fā)器的輸出其右邊觸發(fā)器的輸入，則對應每一個CP上升沿，數(shù)據(jù)右移一位。 左移位寄存器數(shù)碼由最右邊的FF3的 端串行輸入。每一個觸發(fā)器的輸出其左邊觸發(fā)器的輸入，則對應每一個CP上升沿，數(shù)據(jù)左移一位。,右移位寄存器的狀態(tài)表如下：,2.3.4同步計數(shù)器,1.計數(shù)器的功能： 記錄外部事件或者計數(shù)脈沖的變化次數(shù)；同步計數(shù)器對脈沖計數(shù)CP進行計數(shù)，沒到來一個脈沖變化一次計數(shù)器狀態(tài)。 2.計數(shù)器的種